Не толкова отдавна в различни компютърни маси бяха загадъчните думи SDRAM и BEDO RAM. Лесно е да се отгатне, че те принадлежат към паметта (RAM). Появата на нещо ново в тази област е интересна сама по себе си, но погледнете в стойността поставен редом до времето за достъп (10ns вместо 50 - 70 НЧ за EDO), да зададете въпрос: какъв вид чудовище изпълзя на подземни разработчиците на лаборатории за чипсета. Още по-голямо объркване и колебание в редиците на хора правят дълги pin'ovye 168 конектори за памет на новата дънна платка. Аз ще се опитам да донесе известна яснота по този въпрос.
Така че, за SDRAM съкращение крие синхронна динамична памет с произволен достъп (синхронна динамична RAM). От заглавието вече е възможно да се направят някои изводи за това как тя работи. Първо, тя е динамична памет, тоест, изисква периодично актуализиране на данни и като цяло се основава на същата технология като модерен EDO- и FPM-памет (вж. "HF" №38). На второ място, това е синхронна памет, а след това се синхронизира някои сигнал. Кандидатът най-логично за тази роля - автобус часовник, това е за нея и са синхронизирани. Възниква основателен въпрос: защо е необходимо?
Фактът, че при честота от 66 MHz автобус достъп до същата EDO памет е както следва: на първия байт се чете в продължение на 5 цикъла (минимум), следващите байтове в един и същи ред се четат в продължение на 2 цикъла (твърде ниско). Така време да прочетете четири байта могат да бъдат представени, както следва: 5-2-2-2 (за запълване на кеш линия, трябва да се разглеждат всички четири байта). Очевидно е, че процесора трябва да бъде празен ход за известно време. Ако процесът на четене е синхронизиран с автобус, можете да получите 5-1-1-1, а след това ще има по-малко време за престой. Това е основната идея на синхронна памет. Нека разгледаме този процес по-подробно.
Освен това, в конвенционалната памет, че е необходимо да се приложи външен сигнал по време на четене на всеки байт (а оттам и на операцията за четене може да отнеме няколко цикъла). Чипът има регистър SDRAM (Mode регистър), чрез която определен режим на четене (или запис). След лечение първия байт сигнали за последващо отчитане чип се стойности, генерирани всеки тактов цикъл. По този начин е възможно да се програмира да четете една, две, четири, осем байта или да прочетете всички редове. В такъв вид на партиди (спука режим) операция забавяне от няколко цикъла ще бъде само между памет достъп и първият байт данни, следващият байт ще бъде получен на трансфер на данни всеки такт (вж. Фиг. 1).
Друга особеност на SDRAM е, че един модул (на модула) може да бъде няколко (две или четири) от банки памет. Това ви позволява да се поддържа повече от активните линии и прилагане на алтернативен достъп. В резултат се получава непрекъснат поток от данни, тъй като по време на подготовката за работата на банката, можете да прочетете на данни от друг (този метод се нарича разместването).
Ако обобщим всичко това с прости думи, се оказва, че паметта работи синхронно с автобуса, в който честотата на гумата не трябва да бъде равна на 66 MHz. В действителност, времето за достъп на 10ns, цитирано като параметър SDRAM представлява минималното време между последователни байта на четене цикъла (т.е., характеризира максималната автобус честотата, с която може да бъде синхронизирано като памет). 10 наносекунди съответстват автобус честота 100 MHz. Като се има предвид бързото нарастване на скоростта на процесора, тази честота е не да се чака твърде дълго (някои дънни платки вече поддържат часовник честоти 75 и 83 MHz).
SDRAM памет, подходящ за използване в многозадачност, системи с много потребители, като изпълнението му е сравнима с кеша от второ ниво (или 5-1-1-1 и 2-1-1-1 за шини 66 MHz).
SDRAM е достъпно като 168 pin'ovyh DIMM модули (двойна в съответствие модул памет). Имайте предвид, че ако има конектор за памет на дънната платка, това не означава, че на борда поддържа SDRAM - EDO също е на разположение като 168 пинов DIMM'ov. SDRAM точно подкрепи Intel-базирана чипсети VX и Тексас, за останалото не знам.
версия за печат
Свързани статии