Синтез логично устройство се извършва въз основа на посочените в някой от познатите методи логическа функция (булеви функции) описва логика функционирането на устройството.
Най-очевидният начин да представляват функция логика е използването на истината таблици. Ето защо, ние използваме този метод за описание на методите за синтез на комбинаторни верига.
Като цяло синтез процедура комбинаторни верига се състои от следните етапи:
а) усъвършенстване на алгоритъма на устройството логика;
б) изготвяне на масата за истината и за функцията логика изпълнява от устройството логика;
в) чертеж PDNF (SKNF) логическа функция;
ж) минимизиране PDNF (SKNF) логическа функция;
г) да осигури функционална схема логическо устройство;
д) проверка на работата на развита логика устройството.
Нека разгледаме всяка от тези стъпки по-подробно.
Процесът на рафиниране на алгоритъма на устройството логика трябва да се определи коя стойност на к отнема всеки логически функции за всички набори от XI на входните променливи. На практика, в синтеза на логическата устройство може да бъде, че под действието на устройството за появата на някои комбинации на входните променливи (комплекта променливи) не може следователно стойността на логическите функции не са определени в тези серии, т.е. функцията не е определено по всяко 2 п комплекта логически променливи където п - броят на логически променливи (брой входове на синтезирания логика устройството). Както вече бе отбелязано, наборите от логически променливи, върху които не се определя функцията, наречени забранени.
След уточняване на алгоритъма на масата, съставен истина логическото устройство за логически функции (логически функции, ако устройството има к изходи), изпълнявани логически устройства.
Да приемем, че операция на единица алгоритъм логика вече са актуализирани и представени във вид на таблица истината на логическата функция, както е показано на фигура 5.5. Както се вижда от фигурата, в таблицата с истина в редове в употреба на забранени комплекти булеви променливи вместо стойности 0 или 1, регистрирана марка "*". След това, при минимизиране на логическата функция от Карно-Veitch Veitch схема в този знак може да бъде заменен със стойност "0" или "1". По-специално, ако синтеза се предполага да използвате функцията за логическо устройство DNP, записът на "1", а ако CNF -. След това "0"
Следващата стъпка след попълване масата за истина е компилация от логическият израз под формата или PDNF SKNF логика функция. В действителност, това няма значение какво да се използва нормалната форма на логическа функция. От това ще зависи само тогава, на логически устройства на базата на клетки ще се реализира.
PDNF образуват логика функция у. предварително определена истина маса (фигура 5.5):
SKNF функция логика у ще бъде в следния формат:
Логически изрази (5.7) и (5.8) могат да се използват за синтез на функционална схема логическо устройство. Двете изрази са напълно определени логика функция у (х1. X2. X 3), и следователно на синтезирана на базата на тези логически устройства ще работят в съответствие с алгоритъм, описани истина масата на логическата функция (фигура 5.5) на. Основната разлика в двете функционални схеми, извлечени ще бъде в елементарна основа, върху която са реализирани устройства. Като пример, на фигура 5.21 показва схема на логическо устройство синтезиран въз основа на изразяване (5.7) и на фигура 5.22 - синтезирани въз основа на изразяване (5.8).
От цифрите става ясно, че получената верига се различават не само компонентите, но също и от сложността на строителството (брой елементи).
Фигура 5.21 - комбинационни схеми синтезира базирани PDNF
Фигура 5.22 - комбинационни схеми синтезират на базата SKNF
В практиката на веригата на интегрални схеми, като транзистор-транзисторна логика (TTL), неговата конфигурация може да варира. Това се дължи на факта, че логически елементи мулти-вход, за да се заменят няколко компонента с по-малко входове (базирани асоциативни закони на Булева дизюнкция или съчетание от множество променливи). В частност, серия от TTL интегрални схеми 155, 555 и др. Съдържа само два входни NAND порти (например IMS K155LI1) и OR (IC K155LE1). Следователно, всеки trehvhodovy логика елемент в тези схеми, трябва да бъдат заменени от две две входни елементи.
След като получи логическа единица верига, е необходимо да се провери (заместване стойности на логически променливи), че всичко е позволено набор от логическа стойност променливи функция логика на изхода е равна на съответната стойност на логическата функция е посочено в таблицата за истина.
Преди това е показано, че устройството за логика синтезиран въз PDNF SKNF или на броя логически елементи и броя на входа на тези елементи, обикновено не е оптимално. С цел оптимизиране на логическа схема на устройството трябва да се извърши минимизиране логика функция.
Ние използваме метода Veitch-Карно и получи минимално форма логическа функция за пример. От диаграма Veitch (Karnaugh карта) е опростена форма на записите за истината маса, минимизиране може да отиде директно след попълване на таблицата за истина, заобикаляйки фазата на логика функцията PDNF (SKNF).
В подраздел 5.4 вече образуван минимизиране на функцията, така че ние използваме експресията предварително под формата на DNP (5.3) и CNF (5.4) логическа функция и синтезират функционална схема логическо устройство. Управление устройство реализирани на базата на експресия (5.3) е представен на фигура 5.23, устройство реализира въз основа на експресия (5,4) - на фигура 5.24.
Свързани статии