Схема ускорено трансфер. показано на фиг. 7,119, предназначена да изпълнява функциите на предаване на паралелни сигнали в единицата процесор. Cascading на такива схеми дава възможност за паралелна верига трансфер в процесори с повече от шестнадесет цифра. Използването на тези LSIS значително ускорява скоростта, с ALU битова дълбочина мащабируеми, предоставяща до четири двойки получаване разпространението сигнали и генериране на трансфер, както и образуването на пет изходни сигнали. [2]
При използване на схема на ускорено транспорт. за извършване на операция ASR, LSR (фиг. 10.34), неговата работа е забранено. [4]
Чипът се ускорява транспортна верига за аритметично логическо устройство. [5]
Микрочипове са ускорени прехвърляне верига и предназначени за оформяне на трансфер при изпълнение на аритметични операции. [6]
Микрочипове са ускорени схема трансфер. [9]
Чипът се ускорява транспортна верига за аритметично логическо устройство. [10]
Когато W8 целесъобразно да се използва ускорено трансфер схема за паралелен трансфер на CD I /, в противен случай CD верига / - CDO ще се натрупват CDO забавяне на разпространение на сигнала от точка до точка. [11]
Тези сигнали са предназначени за използване на схема на ускорено транспорт К1 5IP4, че може значително да се подобри ефективността на устройството за 16-битов. [13]
Когато удължаване малко чип може да бъде свързан, съгласно схема на ускорено транспорт или сериен верига трансфер. [15]
Страници: 1 2 3
Сподели този линк:
Свързани статии