Процедурата за проектиране на комбинаторни схеми
При проектирането на схеми, които изпълняват определена функция логика, е необходимо да се гарантира минимизиране на разходите за хардуер за изпълнение на тези схеми, както и в много случаи е необходимо да се намали обхвата на логически елементи. Последното изискване се осъществява, като изберете подходящите елементи от системата. В момента основната серия от интегрирани логически схеми включват елементи, някои функционални компоненти от пълната логическа основа. както и допълнителни елементи, които ще осъществяват съвместни логически функции [1]. Като функционално пълни бази се използват, като правило, един елемент база "И-НЕ" или ", нито".
Помислете за етапите при проектиране на комбинационни логически схеми на базата на един елемент "NAND" без никакви допълнителни логически елементи в примера на проектиране комбинация от една-битов усойница. Този разширител е основа за изграждане на мулти-битов ехидна верига извършване на операции върху числа, представени в определен код.
Един пример за действието на сумирането на цифри, представени в обратен код:
Примерът показва, че освобождаването настъпва във всеки сумиране съответните операнди и да бита доставени от предходния етап (за LSB - цикличен трансфер на бит на знака). Когато тази стойност се генерира сума в това освобождаване и се прехвърля към следващата цифра.
Условни графични нотация елементи, изпълняващи тези стъпки е показано на фиг. 13.4.
Фиг. 13.4. Свързани odnorazryadogo графичен комбинатор символ
Помислете за основните стъпки за проектиране на такава схема.
Стъпка 1: Представяне на функциите, изпълнявани от предвижданата схема, в канонична форма, т.е. под формата на таблица, истина или напълно нормална форма на запис. Обикновено на този етап на функцията по-лесно да се опише масата за истина. Тъй като очаква dvuhvyhodnaya логика. е необходимо да се представи таблица истина за всеки от нейните резултати (Табл. 13.6).
Етап 2: Намаляване на логически функции. На този етап е възможно да се използва всеки метод за минимизиране [5]. Специфика минимизиране на множествените функции - необходимостта да се получи устройство с минималната общата композиция на оборудването, тоест, трябва да се извърши, за да сведе до минимум функция като се вземе предвид евентуалното използване на оборудването, получени за свеждане до минимум различна функция. В нашия пример, ние няма да помисли за тази функция и да прекарат автономна минимизиране на всяка функция. Минимизиране на логически функции може да се извърши по различни методи: метод Quine, неговата модификация - метод Quine - Mc KLASKO, метод Veitch диаграми. Veitch метод схема е полезна за минимизиране на функцията на малки (до четири), броят на променливите. Veitch диаграма за Si функции, представени в таблица. 13.7.
Таблица 13.7. Veitch схема за функцията на размера на един-битов ехидна
Диаграмата показва, че минималната разделителен нормална форма за функция ехидна сума на едно малко съвпада с неговата пълна разделителен нормална форма:
Veitch диаграма за функцията Pi + 1 е показан в таблица. 13.8.
Таблица 13.8. Veitch диаграма за трансфер функция на един-битов ехидна на
Минималната разделителен нормална форма на тази функция е от вида:
Етап 3. Трансфер функция основа, в която ще бъде изграден веригата. Избраният вариант е базата "Ходът Шефър е":
Етап 4. Получаване на елементи на схема за прилагане на избраните базови функции. За по-визуално представяне на тази фаза от над определен брой елементи, които ще се продават тази или онази част от функцията. Получената показано на ris.13.5 и 13.6 верига.
Фиг. 13.5. Веригата, която изпълнява функцията на един-битов ехидна сумата
Здравейте В първата лекция на курса "логически и аритметични основи и принципи на работа с компютър", сте дали на класическата структурна схема на компютър. Ако можете да посочите, но тъй като в класическа архитектура може да се реализира преки работни IO устройства с RAM? Ако разбирам правилно - този режим на директен достъп до паметта, тя не съществува в класическа архитектура.
Свързани статии