ARM7TDMI процесор включва регистър CPSR и SPSR пет регистри за използване в изключение манипулатор. регистри за състоянието на програмата:
- съхраняват информация за най-новите извършва операции ALU
- управление, което позволява и блокирането на прекъсванията
- настроите режима на работа на процесора.
разпределение Bit е показано на фигура 2.6.
Фигура 2.6. Форматът на регистър за състоянието на програмата
Прибл. За съвместимост с бъдещите ARM процесори не се препоръчва да се отрази на стойността на запазени малко. Един от начините да се запази неизменността на тези битове - използването на последователност "за четене и запис променят", когато промените съдържанието на CPSR.
Следваща ще се считат: а кодовите условия флаг, контролни битове и резервирани бита.
6.1 Код на условията Flags
Битовете N, Z, С и V са флаговете състояние код, те са определени при изпълнение на аритметични и логически операции. В допълнение, те се актуализират, когато MSR с инструкции и LDM. ARM7TDMI процесор проверява флаговете на данни, за да определи дали да изпълнява една инструкция. Всички инструкции могат да бъдат изпълнявани от държавата в условията на ARM. В Thumb състояние само клон инструкция може да се извърши при условие. По-подробна информация за изпълнението на условни инструкции вижте "ARM архитектура Справочника".
6.2 битовете за управление
По-ниските 8 бита на регистър PSR колективно наречени контролни бита.
Те включват:
- прекъсне деактивирането бита
- T-битов
- режим бита
Битовете за контрол на промените им състояние в случай на извънредни ситуации. Ако процесорът работи привилегирован режим, програмата може да се манипулира битовете данни.
прекъсне деактивирането бита
I и F бита са прекъсване деактивирането бита:
- ако I = 1 бит, прекъсването прекъсва с увреждания;
- Ако малко F = 1, за прекъсване FIQ са с увреждания.
T малко отразява работното състояние:
- Ако T = 1, процесът тече в Thumb състояние
- Ако Т = 0, процесорът работи в ARM състояние.
Работно състояние и извежда извън Tbit сигнал.
Внимание: не използвайте MSR инструкция за насилствено променят бита за състоянието на Т. CPSR регистър В този случай, процесорът ще влезе непредвидим състояние.
Битове М [4: 0] определят режим процесор (виж таблица 2.2.). Не всички комбинации от бита данни определят реалния режим на процесора, обаче, е необходимо да се използва само на стойностите по-долу.
Таблица 2.2. Стойности PSR режим бит регистър
Свързани статии