Първото нещо е да се гарантира, че развитието на околната среда Кварт II Определете пътя към инструмента ModelSim. За да направите това, отворете менюто Tools -> Options. Опциите преминете към стъпка General -> Опции за EDA инструмент. Намери областта ModelSim-Altera и отпечатана C: \ алтера \ 13.0sp1 \ modelsim_ase \ win32aloem или чрез кликване върху бутона с три точки, които търсят тази директория на вашия компютър. Естествено, за версията на Кварт, различна от моята, ще имате път към директория "win32aloem".
Имате ли проект за FPGA Кварт II. Как да пишем тестове или testbenchi (TestBench) - това е тема за друга статия. Сега предполагам, че си Testbench вече е писано. Сега трябва да посочите среда за разработка, която се тества искате да използвате в симулиране. За да направите това, отворете конфигурация чрез менюто Assignements -> Настройки. В прозореца, който се отваря, при EDA Settings Tool -> симулация. Стендове натиснете бутона. Тук, между другото, някои тестове могат да бъдат настроени и когато проектът е съставен, за да превключите в дясно.
Отворен прозорец за редактиране на тест тест пейки. Досега не сме създали testbencha, така че списъкът е празен. Щракнете върху бутона Ново. В прозореца, който се отваря, нови настройки на стенда за изпитване трябва да укажете настройките на теста.
В ляво от името на полето File щракнете върху бутона с три точки. Избор на файл testbencha код и натиснете Open. Сега щракнете върху бутона Add. Тестът се появи в списъка с тест.
След това, в модула най-високо ниво в стенд ние посочва името на модула на най-високо ниво, която се определя в testbenche. Име с името на пейка тест можете да пишете такива, той ще бъде създаден автоматично по подразбиране същото като името на модула.
Всичко, което поиска тест основни настройки. Щракнете върху OK два пъти. Сега нашия тест се появи в падащия списък testbenchey на. За пореден път, щракнете върху OK.
Ако не сте направили синтез на проекта, че е време да го направя. Изберете менюто Processing -> Start -> Старт Анализ Синтез. или натиснете клавишна комбинация Ctrl + К. или просто кликнете върху съответната икона в горната лента.
Можете да стартирате симулацията. Изберете менюто Tools -> Run симулация Tool -> RTL симулация (1) или да кликнете върху иконата на RTL симулация в горния панел (2).
Започнете ModelSim инструмент. което отговаря на всички инструкции, предписани от Вашия testbenche и спиране (освен ако изрично не посочи настоящата директива $ спирка в кода за тест). На екрана се появява в класациите нивата на входните и изходните сигнали на FPGA, които ви описват в проекта си.
