Чифт комплементарна логика инвертор
Фиг. 19. Допълнителни двойка
От началото на 70-те години, разработени PMOS IC технология с метална порта, а след това те бяха заменени от ЕК със силикон порта PMOS и по-късно - на транзистори MOS с силициеви порти. Прилагането на тези схеми води до някои проблеми:
1) необходимостта от ограничаване на разсейване на енергия;
2) необходимостта от намаляване на работната температура LSI построени на транзистор PMOS;
3) необходимостта от намаляване на паметта IC податливостта на случайни повреди;
4) подобряване на имунитета шум на интегрални схеми.
Характеристики MOS технология:
Технически погледнато, няма никакво действие процес за изолиране на техническите структури. цялата интегриран процес верига производство намалява образуването на PMOS транзистори и създаване на елементи между тях т. К. MOS структури могат да бъдат реализирани резистори и кондензатори. Във вътрешността на съединението вериги работят с материал на затвора по този начин се опростява задачата на окабеляването на многослойна.
Размери много по-малки транзистори MOS транзистори, което създава чип с висока степен на разпределение.
Схема технически метод за производство на MOS интегрални схеми:
1) на п-тип епитаксиално субстрат се нанася с дебелина р-тип филм от 10 микрона;
2) термично окисление се извършва за да се образува филм SiO2 1 микрон дебелина;
3) прилагане на фоторезист, и получаване на определен модел;
4) провеждане на дифузия разделяния с донор примес до дълбочина на епитаксиално филм;
5) термично окисление;
6) изолиране на джобовете р-тип;
7) получаване на защитен фотолитографски маска;
8) повторно разпространение на донори примеси да произвеждат региони силно легирани п-тип;
9) Окислението на плоча и получаване на портата диелектрични 0.1 микрона;
10) фотолитография за съставяне прозорци и podomicheskih контакти и офорт;
11) Thermal алуминиев отлагане за омични контакти и порта чрез шаблон;
Възникнали проблеми при производството на MOS интегрални схеми:
1) Наличието на SiO2 при входа на положителните и отрицателните заряди.
2) Получаване на паразитни MOS транзистори под метал окабеляване.
3) Появата на регионите на порта припокриване с източник и източване (припокриване увеличава порта източник капацитет и пътя на изтичане-източник, което води до по-ниска ефективност).
Начини за увеличаване на скоростта на MOS интегрални схеми:
1) Увеличаване на скоростта чрез намаляване на припокриване капацитет. Намерено разтвор - Прилагане на самостоятелно съответствие порта технология. технология идея е, че слоевете на източника и източване не се извършват преди и след затвора. Когато затворът се използва като маска.
2) използване на метален порта слой на полисилициеви. Този метод има за цел да намали прага на напрежение, с цел намаляване на захранващото напрежение и мощност разсейване.
Методи за намаляване на прага на напрежение (под прага на напрежение, по-ниско напрежение верига и консумацията на мощност и):
1) Използване на MOS транзистори с силициеви врати. U0 = 1¸Б. субстрат 2 и порта материал е същият, следователно потенциалната разлика е нула.
2) използване на молибден като порта (същия ефект, както в първия случай)
3) заместване на диелектрика под вратата с SiO2 на SI3 N4, чиито диелектрична константа е 1.5 пъти по-висока, следователно намаляване U0.
Предимствата на CMOS технология:
1. капки Logic напрежение са равни на захранващото напрежение (изисква по-малко напрежение, за да превключите от едно състояние в друго).
2. Повишена шумоустойчивост.
3. ниска консумация на енергия (по един транзистор е отворен, а другият е затворен, а токът едва потоци).
4. роза печалба.
CMOS структури са произведени от планарни епитаксиален технология. MOS структури са произведени в съответствие с технологията за самостоятелно.
Свързани статии