При създаването на VLSI и Ubisa трябваше и трябва да се изправи пред редица дизайн и технологични проблеми.
# 9633; Проблемът на дефекти субстрат. По-голямата чип площ, толкова по-висока вероятност-yatnost тази структура дефект кристалната ще izstroya изход всеки интегриран елемент верига. Този проблем reshaetsyasovershenstvovaniem технологии за производство на полупроводникови подложки.
# 9633; Проблемът за намаляване на размера на ИС елементи. Известно е, че размерите на елементите, се определят от литография-Ing. Резолюция fotolitografiiogranichena светлина дължина на вълната (около 1 микрон). Modern submikronnayalitografiya използва лъчение с много къса дължина на вълната (електрон, йон и рентгенови лъчи), което позволява да се получи razmerelementov по-малко от 1 микрон (0.1 микрона).
# 9633; разсейване на топлината проблем. Намаляване на размера на елементите и разстоянието между тях се увеличава специфичната мощност разсейване единица в субстратната повърхност. На практика стойността на тази мощност не надвишава 5 W / cm 2. Този проблем е решен чрез прилагане на работа mikrorezhimov логически елементи. В тази предпочитана схема CVR и И 2 трябва по-малко мощност, регулиращи 0,1 MW на порта.
# 9633; Проблемът на свързване. Огромен брой елементи, които са създадени по силата лъжичка трябва да бъдат свързани заедно по такъв начин, че да се гарантира изпълнението на някои функционални трансформации сигнали. Pre-пластова окабеляване е постигната. Първото ниво се формира прости логически елементи, образувани в отделните звена от второ ниво (джапанки, разширители, и така нататък. D.) Форма блокове (регистри, декодери и т.н.) на трето ниво.
Структурата може да бъде фиксирана и програмируеми. Фиксирана време водка прилагат при условие, 100 процента рафт елементи. В този случай, топологията е разработен предварително на съединенията. Присъствието на най-малко един дефектен елемент води до провал на целия чип. В случай на програмируем по-чип окабеляване създава прекалено голям брой елементи, тяхната работа се следи и карта е съставена godnos накъде елементи. След това, с помощта на компютър, предназначени топология съединения. Въпреки това, този метод изисква допълнителни етапи на обработка.
Решаването на проблема за увеличаване на степента на интеграция и VLSI Ubisa се състои в прилагане на нов дизайн и технологични решения, качеството на Лич от използвания в развитието на средни по размер чипове интеграция. От голямо значение е развитието на нови структурни елементи, които ще се гарантира повишаване на степента на интеграция със съществуващата време разделителната способност на литографията. В VLSI широко използван функционално-още-интегрирани компоненти, когато един и същ полупроводник Районът съчетава функциите на няколко прости елементи. Пример SLE-живо структура и 2, които са подравнени в хоризонтална основа на р-п-р вертикална транзистор тип транзистор към емитера на п-р-п транзистор и колектор р-п-р транзистор е едновременно основата на п-р п. Широко пръв nyaetsya комбинация на товара колектор към колектора и редица други конструктивни-ruktivnyh решения за намаляване на броя на кутии, които се поставят IC елементи, и по този начин се увеличи степента на интеграция. За субмикронна някои области на резолюция фотолитография метод-ност от около 1 микрон VLSI широко използвани в метод самостоятелно подравняване, в които се използват въз основа на предварително създаден слой в Qual-stve маски за следващите елементи.
Един от начините да се подобри степента на интеграция е "триизмерна", интегралната радиото. Триизмерните структури на елементи, оформени в различни слоеве, Ся редуващи се във вертикална посока. Един пример е вертикален ход структура FET на, където източник и канал са разположени една над друга, и на канала се простира във вертикална посока. Друг пример е създаването на двуслойна структури CVR. В тези структури, има обща порта, в който се помещава n- канал и на портата - P-канал. Такова допълване, Най двойка заедно със съединения заема същата площ като един транзистор с п-тип канал. В сравнение с конвенционалната CVR структура където TRAN-ICAN с п-канал и р-канал, разположен в една равнина, CVR слой структура позволява да се увеличи степента на интеграция на приблизително 3-4 пъти.
В Ubisa голяма роля играе от взаимодействието на нейните елементи. В LSIS с ниска степен на интеграция на всеки отделен транзистор се държи същите, както в "изолиран" състояние, и като част от цялостната структура. В Ubisa изолация с субмикрометрови размери на един транзистор от друг trudnodo-постижимост. Възможни механизми на взаимодействие помежду си транзистори са многобройни и включват ефекти като капацитивен свързване, и потока на тунелиране на такси.
Подобрена интеграция стеснява обхвата на Банката за международни разплащания, тъй като те станат специализирани и затова направи чудовище-ност страни дял. Стесняване на обхвата на конкретния вид на чипове води до необходимостта от разработване на широка гама от BIS и следователно-ТА, големи разходи на време и пари за тяхното проектиране, изготвяне на про-дането и производството.
Широка гама от специализиран LSI на приемлива цена за проектиране и производство се постига чрез използването на база ЛИЗАЦИЯ матрични кристали (ВМС). Логически масив е полу-Vodnikova кристал, които са разположени в определен ред за постоянно-ционни места neskommutirovannye пасивни и активни елементи (транзистори, диоди, резистори и др. П.). Определен брой активни и пасивни елементи са групирани в топологични клетки (ТК), които са разположени в редовен BMK, образуващи матрица еднакви повтарящи клетки. В едно топологията кал клетка BMK след комбиниране елементи метализирана-ционни съединения могат да се създадат множество логически или съхранение елементи. Компоненти TCs са избрани така, че човек може да изгради различни елементи, списъкът от които образува определена функция набор - библиотечни елементи. Различните елементи на библиотеката, толкова по-ефективно изграждане на функционални схеми на матрицата LSI.
Feature матрица LSI е, че BMK представлява Еди-Ing основа за създаване на широка гама от функционални схеми, са разнообразни всички-ност на които се определя от окабеляването които са оформени върху тях процеса на последния етап. С други думи, на набор от photomasks за производство на БМК е константа, и фото маски за формиране на специфичен матричен LSI - променливи. По този начин, въз основа на промени в photomasks BMK метализация може да се развива голям брой модификации матрица LSI различават в тяхната функционална диаграма мл. BMC извършват както на базата на биполярни транзистори, и въз основа на MIS структури. Броят на елементите в основата кристала се определя от нивото на технологиите и достигне 10 на юни.