Основни логически елементи на компютъра - това е логиката порти И, ИЛИ, а не, комбинирани в полу-ехидна и пълен усойница. Те се използват за изчисления. За да съхраните информацията в регистрите и паметта на компютъра, както и флаш карти използват комбинация от логика порти, наречен спусъка.
Микропроцесорът регистрира информацията (данните), идващ от двата клетките на паметта и от външни устройства. Регистри за данни на разположение на микропроцесора. Обработката на данните се извършва в регистрите. Резултатите от преработка или данните, съхранявани в регистрите могат да бъдат показани във всяка клетка на RAM или външно устройство.
портите входа логически получава висока (един) или ниска (нула) напрежение. Използването на законите на формалната логика Булева, компютърът добавя двоични цифри, използващи пепелянки. Комбинирането им в по-сложни схеми могат също изваждане, умножение и деление.
Логическите схеми И, или са две (или повече) входа и един изход.
Логическият И портата извършва операциите на връзка (логическо умножение). Изходът е единица само ако устройството (Фигура 3.1) е докладвано, че двата входа.
Фигура 3.1. логически операции и
ИЛИ порта извършва операция на разделяне (логично допълнение). Изходът е нула, освен нула (фигура 3.2) е докладвано, че двата входа.
Фиг. 3.2. ИЛИ работа с логически
НЕ логически извършва инверсия (отрицание). Той има един вход и един изход. входяща единица дава нула изход и обратно (фигура 3.3).
Фиг. 3.3. НЕ работа с логически
Half-усойница (фиг. 3.4) за добавяне на едно-битови двоични числа. Май изход носене малко - броят на които е "прехвърлени" към MSB - но не може да получи носене малко от LSB. Той се използва в каскадата на разширители (отделните разширители на веригата) за изчисляване на най-маловажния бит.
Фиг. 3.4. полу-ехидна
Очевидно е, че преносът малко се случва в добавянето на две единици. На изхода на половин разширител е нула, ако на входа се подават същите цифри, и устройството, ако е различно. Това съответства на допълнение масата за двоичен.
В ехидна (фиг. 3.5), добавя две от един бит двоични числа и за носене малко от LSB. На свой ред предава битовете в предаването MSB.
Каскадата от пепелянки съчетава половин разширител за LSB и една ехидна за MSBs номера. Тя ви позволява да се обобщят мулти-битови двоични числа.
Trigger (фиг. 3.6) позволява да се спести, съхраняване и извличане на информация.
На тригери построен клетъчни регистри RAM. Всеки тригер магазина един бит информация. Състои се от две врати "или" и двата елемента на "НЕ". Той разполага с два входа и един изход. Когато спусъкът се взема предвид предишното му състояние.
В първоначалното състояние, двата входа подадени 0 и на изхода е 0.
Ако A - нула и предишното състояние - нула, а след това на изхода - нула.
Ако B - нула, а в предишното му състояние или влиза единица А, на изхода - единица. Ако в - един, на изхода - нула.
Свързани статии