Например, на фиг. 8.9 показва принципа на увеличаване на малко енкодер 8-вход до 10-вход.

Сигнали входове и блокови LSBs - енкодер, задаване на най-високо ниво на сигнала на входа Мау. Също сигнали и генерира четвърта нагнетателен отвор И-НЕ, и сигналът на изхода на логическия елемент генерира LSB цифри 9 (побитова OR).

Фиг. 8.10 показва вариант за увеличаване на енкодери битови, което позволява да се удвои броят на входове.

IP сигнали за обработка на продукцията, които имат по-висок приоритет е свързан с вход EI IP сигнали за обработка с по-нисък приоритет. Ако obrabaty на IP входове

vayuschey сигнали с по-висок приоритет не се приема активната сигнал, изходната стойност е настроен на 0, и по този начин позволи на обработката на сигнали с по-нисък приоритет, получен на съответните сигнали с по-висок приоритет, всички автоматично заключва IC обработка на нисък приоритет сигнали. Старши изход разряд енкодер е взета от изхода на енкодер с по-нисък приоритет, тъй като високото ниво на него се намира в присъствието на входни сигнали при входовете на предишния (по-стари) енкодер. ЕО.

Фигурата по-долу управляващия вход на възрастното приоритет MOA (D 1), свързан към земята, при условие от активното си състояние. Активиране на сигнал на изхода на същия Мау е свързан към входа на MOA (D 2) на обработка на сигнали с нисък приоритет. изходното ниво равни тегла на двете чипове - двойки свързани чрез ИЛИ логика, например:

Изходът MSB е взета от USDA (D 2), тъй като присъствието на сигнали с висок приоритет на входа D 1 на изхода = 1, при което на изхода MCX (D 2) - високо ниво.